跳到正文
半导体开放世界

图像传感器像素读出

Image Sensor Pixel Readout

以转移、采样和电荷电压转换把像素积分结果变成可量化的输出。

报告问题

速览

约 1 分钟

4T像素让储荷区和浮动扩散读出分工;相关双采样只抵消两次采样共有的部分误差。

系统理解

约 2 分钟

光生电荷只是信号链的起点。转移栅决定电荷是否完整到达FD,FD电容决定转换增益,采样时序决定哪些偏差能够相关抵消。

最终读出还受满阱、摆幅、暗电流、随机噪声和固定非均匀性共同约束。应按同一输入参考量和明确工作条件比较信噪比及动态范围。

连接CMOS图像传感器结构与采样保持、噪声和模数转换。

常见误区

  • 两次作差会消除全部噪声。
  • FD转换增益可以脱离满阱和摆幅无限提高。
  • 动态范围就是ADC位数。

工程深入

12 条结论 · 3 道例题

读出链路

定义

3T像素用三个基本晶体管完成复位与读出

典型3T有源像素具有复位晶体管、源跟随晶体管和行选晶体管,列电路提供相应负载与采样。感光节点电压在积分期间变化,再由行选连接到列读出。1

成立条件 仅指典型3T APS,不把共享晶体管等效计数强行归入同一单元。

机制

4T像素的转移栅把积分与FD采样分开

典型4T PPD像素在3T读出功能之外增加转移栅。FD可在PPD储荷仍保留时先复位和采样,再接收信号电荷,避免把积分节点复位和信号读出混为一个步骤。12

成立条件 完整转移还依赖储荷区到FD的电势、时序和容量;4T名称本身不保证无残留电荷。

转换与噪声

公式

FD电容控制每个电子对应的电压变化

当FD等效电容在所用小信号范围内近似恒定,电荷读出电压变化的大小为Ne·q/CFD,每电子转换增益为q/CFD。减小CFD提高转换增益,但要同时检查可容纳电荷和输出摆幅。12

∣ΔV∣=NeqCFD;Gconv=qCFD|\Delta V|=\frac{N_e q}{C_{\mathrm{FD}}};\quad G_{\mathrm{conv}}=\frac q{C_{\mathrm{FD}}}
|ΔV| = Ne·q/CFD;Gconv = q/CFD
ΔV\Delta V
FD电压变化单位 V
NeN_e
转移的电子个数无量纲
qq
元电荷单位 C
CFDC_{\mathrm{FD}}
FD等效电容单位 F
GconvG_{\mathrm{conv}}
每电子电压转换增益单位 V/电子

成立条件 这是FD节点电压,不包含源跟随和后级增益;q取正值,电子注入引起的实际电压方向另依节点约定。

例题:动手算一次教学假设,可复算

教学假设CFD=10.0 fF,完整转移1000个电子,求FD电压变化大小与转换增益。

已知

  • q=1.602176634×10⁻¹⁹ C,电容和电子数是教学假设。
  • 后级增益不计,FD未饱和。

步骤

  1. Gconv = 1.602176634×10⁻¹⁹/(10.0×10⁻¹⁵) ≈ 16.0 μV/电子把fF换成F后求每个电子的节点电压。
  2. |ΔV| = 1000×16.02176634 μV ≈ 16.0 mV乘以完整转移到FD的电子数。
结果 转换增益约16.0 μV/电子,电压变化大小约16.0 mV。

数值是FD端,读出端还要考虑源跟随及后级增益。

适用边界 电容随电压变化、转移不全或摆幅饱和时不能使用此线性结果。

机制

相关双采样要求两次样本共享同一次复位状态

先在FD复位后记录基准,再转移电荷并记录信号,作差可抑制两次共有的复位偏差和部分低频/固定偏置。有效抵消取决于两次采样间的相关性,不能仅凭“相减两次”判断。12

成立条件 讨论4T电荷转移像素的典型时序;独立读噪声及光子随机性不会被完全抵消。

边界

跨越下一次复位的作差不能消掉原来的复位噪声

典型3T的先读积分信号、再读下一次复位电平属于另一种采样安排。两次复位噪声若独立,差值中的方差相加,不会像共享同一复位状态的4T CDS那样抵消。1

成立条件 结论限于所述典型时序,不排除专门设计的额外存储或校准电路。

公式

光子散粒限制下线性信噪比随电子数平方根增长

若收集电子数服从泊松统计,且忽略暗电流、读出和非均匀性噪声,均值Ne的标准差为√Ne,线性幅度信噪比为√Ne。以dB表示时应用20log₁₀于该幅度比。12

σshot=Ne;SNRlin=NeNe=Ne\sigma_{\mathrm{shot}}=\sqrt{N_e};\quad\mathrm{SNR}_{\mathrm{lin}}=\frac{N_e}{\sqrt{N_e}}=\sqrt{N_e}
σshot = √Ne;SNRlin = Ne/√Ne = √Ne
σshot\sigma_{\mathrm{shot}}
电子计数的散粒标准差单位 电子
NeN_e
收集电子数均值无量纲
SNRlin\mathrm{SNR}_{\mathrm{lin}}
线性幅度信噪比无量纲

成立条件 不存在增益涨落、额外噪声与饱和;电子数是无量纲计数,不把线性SNR与dB数值混写。

例题:动手算一次教学假设,可复算

教学假设每次曝光平均收集10000个电子且只有泊松散粒噪声,求线性幅度SNR及dB值。

已知

  • 电子数10000是教学假设。
  • 忽略暗电流、读噪声、非均匀性及饱和。

步骤

  1. σshot = √10000 = 100 个电子泊松方差等于均值。
  2. SNRlin = 10000/100 = 100;SNRdB = 20log₁₀100 = 40.0 dB先算幅度比,再转为dB。
结果 线性幅度SNR为100,对应40.0 dB。

增加光子数能改善散粒极限,但必须仍处于未饱和区。

适用边界 不能用于把其他噪声显著的实测器件直接判为此SNR。

边界

扣除暗场平均值不能消除暗电流散粒噪声

暗场校准可以估计平均暗信号及部分固定空间差异,但每次曝光的随机产生事件仍存在。校准图的采样噪声也会进入差值,因而应区分偏置修正与随机噪声降低。12

成立条件 暗场应匹配温度、积分时间和工作模式;不是把温度漂移也当作固定常数。

容量与表征

边界

有效满阱容量由储荷与读出链共同限制

即使PPD储荷区能容纳更多电子,FD或后级输出若先达到摆幅限制,仍不能完整线性读出。有效容量需要检查储荷区、FD可转移容量和信号链饱和,而不是只报一个几何储荷量。12

成立条件 比较时固定偏置、温度与允许非线性;不是把理论势阱填满估计直接当作实测满阱。

公式

简化动态范围比较使用满阱与暗态输入噪声

当暗电流很小且读出噪声主导暗态阈值时,可用20log₁₀(NFW/σread)估算动态范围。若曝光加长导致暗电流噪声或非均匀性显著,不能继续把σread当作全部暗态噪声。12

DR≈20log⁡10(NFWσread)\mathrm{DR}\approx20\log_{10}\left(\frac{N_{\mathrm{FW}}}{\sigma_{\mathrm{read}}}\right)
DR ≈ 20log₁₀(NFW/σread)
DR\mathrm{DR}
所述简化模型动态范围单位 dB
NFWN_{\mathrm{FW}}
满阱电子数无量纲
σread\sigma_{\mathrm{read}}
暗态输入参考读噪声均方根单位 电子

成立条件 NFW和σread均以电子计数表示;该式是特定噪声模型下的比值,不是场景HDR合成或显示位深。

例题:动手算一次教学假设,可复算

教学假设有效满阱20000个电子、输入参考暗态读噪声5.00个电子rms,估算简化动态范围。

已知

  • 假设暗电流等其他噪声可忽略,数值不是任何产品规格。

步骤

  1. NFW/σread = 20000/5.00 = 4000两项均按电子计数使用,先形成无量纲比值。
  2. DR ≈ 20log₁₀4000 = 72.0 dB按幅度比的dB定义计算。
结果 该简化模型的动态范围约72.0 dB。

动态范围不是ADC位数本身,也不是满阱时的光子散粒SNR。

适用边界 若暗电流、非均匀性或读出饱和先限制信号,需重新评估分子或分母。

机制

转移不完全会把上一帧的电荷带到下一帧

储荷区到FD之间的势垒、陷阱或尚未及时收集的深处光生载流子,可能造成图像滞后。延长TG脉冲只能缓解部分动力学问题,不能保证克服所有势垒或缺陷。12

成立条件 不将图像滞后、暗电流白点和运动模糊当成同一现象;需在规定波段与读出时序测量。

关联

列并行转换把阵列读出任务分给多条通道

行列寻址可以把选中行的像素分配给列电路转换,再输出数字数据。转换器、比较器、计数器和互连可按架构分布在像素层或逻辑层,列并行并不等同于每像素都带一个完整ADC。13

成立条件 以具体读出架构为准;不把教材某个堆叠案例的比较器/计数器分层推广到所有CIS。

边界

偏置非均匀性与响应非均匀性需要不同标定

像素或列的零信号偏置变化形成一类固定图样,随光信号比例变化的响应差异形成另一类。CDS可减小部分共有偏置,却不能直接消除光响应非均匀性;标定需按信号电平区分误差。1

成立条件 固定图样的稳定性受温度、工作模式和时间影响;标定系数不能无条件跨设置使用。

出处

3 份资料 · 21 处引用
  1. 1

    CMOS Image Sensors

    查看这个来源 →
  2. 2

    A Review of the Pinned Photodiode for CCD and CMOS Image Sensors

    查看这个来源 →
  3. 3

    集成电路三维系统集成与封装工艺

    查看这个来源 →

本页结论均已对照来源核对,其中 3 条目前只有一个来源,尚未经过同行专家审阅。发现不准确的地方,请告诉我们。

报告这一页的问题