跳到正文
半导体开放世界

功率硅外延的自掺杂与图形偏移

Power-Silicon Epitaxy, Autodoping and Pattern Shift（Si Epi / Autodoping / Pattern Shift）也称 功率硅外延、硅同质外延、自掺杂、外延图形偏移、外延层电阻率、epitaxial silicon

功率硅外延以单晶衬底为模板建立受控厚度与掺杂的漂移层，但衬底外扩散、气相记忆、自掺杂、图形演化和热应力会把理想层结构变成空间相关的制造窗口。

专深出处 3 份资料
报告问题

速览

约 1 分钟

外延并非只是在晶圆上加一层硅。高温下衬底和预埋高掺杂区会向上扩散，挥发到气相的掺杂物又可能重新进入生长层；已有台阶在生长中产生横向位移和圆角，影响后续对准。厚度、电阻率、界面过渡、缺陷和翘曲要一起签核。

系统理解

约 3 分钟

硅同质外延以单晶衬底的晶格作为模板，通过气相反应持续供应硅并原位加入掺杂源。功率器件常用外延层定义漂移区的厚度和净掺杂，因此沉积速率、温度、反应气体、压力与片内热场都会进入阻断和导通参数。批式与单片式设备的吞吐、气流、热历史和交叉记忆不同，不能只比较名义生长速率。

自掺杂至少有两条路径：衬底或埋层掺杂在高温下向外扩散，以及挥发/脱附进入边界层和腔体后再被生长表面吸收。它可形成界面过渡尾、纵向掺杂梯度和图形周围的横向羽流；程度依掺杂种类、预烘、温度、压力、增长速率、腔体历史和表面覆盖。降低压力、加快生长或低温封帽可能抑制某些路径，但对不同元素的趋势并不必然相同。

预先存在的沟槽、台阶和埋层标记在外延覆盖时会发生侧向生长、角部圆化与表面形貌变化，造成pattern shift。偏移不是单一对准机误差，必须用生长前后同坐标量测、结构截面与套刻数据分离。表面颗粒、滑移、堆垛层错、雾状缺陷和晶圆翘曲还会影响良率与后续光刻。

外延规格至少包含厚度/电阻率地图、界面过渡、缺陷密度、表面粗糙度、翘曲与图形偏移。片电阻Rsh=ρ/t可作一阶关系，但ρ随深度变化时应积分电导；高压器件耐压还受终端、电荷补偿和局部缺陷影响，不能由名义外延厚度单独推断。

承接高阻硅衬底、CVD与掺杂，向后连接功率器件漂移区、光刻对准、前道缺陷与晶圆电测。

公式提示

均匀层的一阶片电阻Rsh=ρ/t；非均匀掺杂层应按Gsh=∫qµ(z)n(z)dz求片电导，再取Rsh=1/Gsh。

关键参数

关键参数
参数单位含义
外延温度、压力与生长速率°C / Pa / µm·min⁻¹控制表面反应、输运与自掺杂
层厚、电阻率与片内均匀性µm / Ω·cm / %定义功率漂移层电学窗口
界面过渡与轴横向掺杂尾µm / cm⁻³量化自掺杂和外扩散
图形偏移、圆角与套刻µm / nm连接外延形貌与后续对准
颗粒、滑移、堆垛层错、翘曲cm⁻² / µm限定外延良率与后续工艺

常见误区

  • 把外延理解为与衬底完全独立的理想薄层
  • 认为自掺杂只来自固态扩散
  • 用单点厚度和电阻率代表整片外延
  • 把所有图形偏移归咎于光刻对准
  • 认为降低压力对所有掺杂元素都产生同样效果

工程深入

12 条结论 · 1 道例题

外延定义

定义

硅同质外延在单晶模板上延续晶格并独立设计层参数

外延层可设置不同于衬底的厚度与净掺杂，但仍继承表面、晶向和部分缺陷边界。12

成立条件 单晶硅衬底；同质外延

漂移层

关联

功率器件外延厚度与净掺杂共同定义漂移区

厚度不足可能限制阻断，掺杂过低又增加导通电阻，必须与终端和缺陷共同优化。13

成立条件 纵向功率结构；器件温度与电场模型明确

自掺杂

机制

衬底外扩散形成纵向掺杂过渡尾

高温下衬底或埋层掺杂可进入新生外延层，使界面不再是理想阶跃。12

成立条件 高温生长；衬底与外延掺杂存在梯度

机制

气相再输运可造成纵向和横向自掺杂

脱附到边界层或腔体的掺杂物可重新并入生长层，并在图形附近形成横向浓度羽流。12

成立条件 反应器气流和腔体历史明确；掺杂元素可挥发或脱附

工艺控制

边界

自掺杂对元素与工艺条件具有非通用响应

预烘、温度、压力、增长速率和两步生长会改变自掺杂，但不同掺杂元素的趋势可能不同。12

成立条件 元素和反应器类型明确；一次只比较受控变量

设备

边界

批式与单片式外延不能只按吞吐比较

气流、热均匀性、腔体记忆、片间效应和清腔策略会改变厚度、掺杂和缺陷分布。12

成立条件 同一规格与负载条件；腔体状态可追溯

图形演化

机制

外延覆盖会使既有台阶横移并发生圆角化

侧向生长和表面能驱动的形貌演化会改变标记中心与轮廓，成为后续套刻误差的一部分。12

成立条件 图形化衬底；生长前后同坐标量测

边界

图形偏移与光刻机对准误差必须分离

外延前后结构配准、表面轮廓和套刻模型联合后，才能判断偏移来自生长还是曝光。12

成立条件 参考坐标稳定；量测不确定度公开

缺陷资格

边界

外延签核需同时覆盖电学几何和缺陷空间图

单点厚度或电阻率无法代表颗粒、滑移、堆垛层错、翘曲与图形偏移造成的芯片风险。13

成立条件 晶圆级坐标图；检出限和边缘排除公开

计量

公式

均匀外延层的片电阻等于体电阻率除以厚度

该式适合厚度和电阻率近似均匀的层，梯度层需按深度积分电导。13

Rsh=ρ/t

Rsh
片电阻，单位 Ω/□
ρ
体电阻率，单位 Ω·cm
t
层厚，单位 cm

成立条件 层内ρ近似均匀；横向电流且边缘效应可忽略

边界

梯度掺杂层应积分片电导而非平均电阻率

迁移率和载流子浓度随深度变化时，简单平均会扭曲界面过渡对导电的贡献。13

Gsh=∫qµ(z)n(z)dz; Rsh=1/Gsh

Gsh
片电导，单位 S/□
z
外延深度，单位 cm

成立条件 深度剖面已知；并联层导电近似成立

算例

公式

十欧姆厘米百微米均匀层的片电阻约一千欧姆每方

算例只说明几何换算，不预测该层的耐压或器件导通电阻。13

Rsh=ρ/t

Rsh
片电阻，单位 Ω/□

成立条件 ρ=10 Ω·cm；t=100 µm且均匀

例题：动手算一次教学假设，可复算

ρ=10 Ω·cm、t=100 µm的均匀层片电阻是多少？

已知

  1. ρ=10 Ω·cm
  2. t=100 µm=0.01 cm

步骤

  1. Rsh=ρ/t，使用均匀层关系。
  2. Rsh=10/0.01=1000 Ω/□，统一厘米单位后计算。
结果 1000 Ω/□。

说明相同体电阻率下厚度越薄片电阻越高。

不能外推到 纵向功率器件主电流不是横向片电阻几何，耐压还受电场终端和缺陷控制。

出处

3 份资料 · 3 处引用
  1. 1

    彩色图解入门功率半导体基础与工艺精讲（原书第3版）

    佐藤淳一

    查看这个来源 →
  2. 2
  3. 3

    Standard Reference Materials for Spreading Resistance Measurements on Semiconductor Silicon

    National Bureau of Standards · 1984

    查看这个来源 →