电荷俘获与三维 NAND 结构
Charge-Trap and Three-Dimensional NAND Structures
从局域陷阱、垂直多晶通道到台阶与后栅流程，理解三维存储的结构边界。
速览
约 1 分钟垂直堆叠不只是把平面单元复制多层：通道、存储膜和字线接触都随之改变。
系统理解
约 2 分钟局域陷阱不同于导电浮栅；垂直串使用圆柱侧壁形成栅控；三维结构不等于唯一存储介质；多晶硅沟道引入晶界维度。
在Flash存储基础之后学习本细分主题，不重复页块操作、ISPP和多阈值概览。
关键参数
| 参数 | 单位 | 含义 |
|---|---|---|
| 通道与存储层 | — | 区分晶界、隧穿介质和俘获层 |
常见误区
- 局域陷阱意味着电荷永远不能迁移。
- 三维NAND都使用同一种存储介质。
工程深入
12 条结论 · 1 道例题器件与可靠性
垂直串使用圆柱侧壁形成栅控
垂直通道穿过层状字线，在各高度形成围绕沟道的存储晶体管；这里的有效栅控表面主要位于柱体侧壁，不能用俯视孔面积直接代表沟道面积。12
Aside = πDH；Afoot = πD²/4；Aside/Afoot = 4H/D
- Aside
- 圆柱一段的侧壁几何面积，单位 nm²
- Afoot
- 同直径圆柱的俯视圆面积，单位 nm²
- D
- 简化圆柱的直径，单位 nm
- H
- 本段字线所对应的高度，单位 nm
成立条件 限定明确说明的电荷俘获垂直NAND结构；不外推厂商当前代际指标。；把一段沟道简化为直径D、高度H的圆柱；侧壁面积不是实际电学有效面积的完整提取。
例题：动手算一次教学假设，可复算
教学假设圆柱直径120nm、单层高度30nm，其侧壁几何面积与俯视圆面积分别多少？
已知
- D=120nm，H=30nm。
- 不计锥度、叠层厚度及电场非均匀性；只做几何对比。
步骤
- Aside=π×120×30≈11310nm²，计算高度H对应的一圈侧壁面积。
- Afoot=π×120²/4≈11310nm²，计算同直径的俯视圆面积。
- Aside/Afoot=4×30/120=1，本例两面积恰好相等，只是D与H所选比例造成。
结果 两者约1.13×10⁴nm²，面积比1。
面积含义不同，即使某组尺寸结果相等也不能互换；改变H后比例随之改变。
不能外推到 不据几何面积单独计算编程速度、单元电容或可靠性。
多晶硅沟道引入晶界维度
垂直串常使用沉积形成的多晶硅沟道，其晶界和相关陷阱影响导电与电流波动；不能把平面单晶硅沟道的迁移率和缺陷分布直接照搬。2
成立条件 限定明确说明的电荷俘获垂直NAND结构；不外推厂商当前代际指标。
工艺缺陷不只发生于存储介质
柱状结构的通道与界面也能捕获和释放载流子，导致读电流波动；对阈值分布的解释不能只计算俘获层中的总存储电荷。2
成立条件 限定明确说明的电荷俘获垂直NAND结构；不外推厂商当前代际指标。
集成流程
台阶接触承担不同层字线引出
各高度的字线需要分别接入外围驱动；阵列边缘的台阶暴露不同层并形成接触，它不是装饰性阶梯，也不应算作额外存储串。1
成立条件 限定明确说明的电荷俘获垂直NAND结构；不外推厂商当前代际指标。
出处
3 份资料 · 22 处引用- 1
半导体存储器件与电路
- 第 4 章 §4.3.2、4.7；；PDF pp.132–133，第 117–118 页 支持：局域陷阱不同于导电浮栅
- 第 4 章§4.7.2–4.7.4，图4.48、4.53；；PDF pp.135–139，第 120–124 页 支持：垂直串使用圆柱侧壁形成栅控
- 第 4 章 §4.3.2、4.7；；PDF pp.134–135，第 119–120 页 支持：三维结构不等于唯一存储介质
- 第 4 章 §4.3.2、4.7；；PDF pp.136，第 121 页 支持：空心柱填充物不是额外存储电极
- 第 4 章 §4.3.2、4.7；；PDF pp.138–139，第 123–124 页 支持：层数增加不能单独决定可靠性
- 第 4 章 §4.3.2、4.7；；PDF pp.135–137，第 120–122 页 支持：台阶接触承担不同层字线引出
- 第 4 章 §4.3.2、4.7；；PDF pp.136–137，第 121–122 页 支持：后栅流程先形成通道后替换牺牲层
- 第 4 章 §4.3.2、4.7；；PDF pp.137–139，第 122–124 页 支持：堆叠高度与孔刻蚀必须共同评价
- 2
Reliability of NAND Flash Memories: Planar Cells and Emerging Issues in 3D Devices
- §3.6.2、4；；PDF pp.29–31，第 29–31 页 支持：局域陷阱不同于导电浮栅
- §3.6.2、4；；PDF pp.29，第 29 页 支持：垂直串使用圆柱侧壁形成栅控；三维结构不等于唯一存储介质；空心柱填充物不是额外存储电极
- §3.6.2、4；；PDF pp.32–33，第 32–33 页 支持：多晶硅沟道引入晶界维度
- §3.6.2、4；；PDF pp.29–33，第 29–33 页 支持：层数增加不能单独决定可靠性
- §3.6.2、4；；PDF pp.30–31，第 30–31 页 支持：连续俘获层存在横向电荷迁移；保持退化包含不同路径
- §3.6.2、4；；PDF pp.31–33，第 31–33 页 支持：工艺缺陷不只发生于存储介质
- 3
Recent Progress on 3D NAND Flash Technologies
- ；PDF pp.4–5，第 4–5 页 支持：连续俘获层存在横向电荷迁移；保持退化包含不同路径
- ；PDF pp.3–4，第 3–4 页 支持：后栅流程先形成通道后替换牺牲层；堆叠高度与孔刻蚀必须共同评价
- ；PDF pp.6，第 6 页 支持：堆叠高度与孔刻蚀必须共同评价